Kai skystųjų kristalų ekrane rodomas nukrypimas, jis anksčiau buvo išvestas per reiškinį ir parametrai buvo pakeisti. Šis metodas yra daug laiko ir daug darbo. Naudojant ilgąsias atminties osciloskopus, LCD ekrano valdikliai neturi būti smegenų sudegimo. Čia mes naudojame "ZDS4054Plus" LCD testavimą praktiniais pavyzdžiais.
A, LCD valdiklis, vairuotojo darbai
Norėdami rodyti simbolius ar vaizdus LCD ekrane, RGB duomenis reikia išvesti į LCD valdiklį per LCD valdiklį. LCD valdiklis tada įkelia duomenis į buferį, tada atnaujina LCD ekraną 60 kadrų per sekundę greičiu. (Dėl skystųjų kristalų molekulių savybių: kai ilgą laiką fiksuojama tam tikroje įtampoje, tai paskatins skystųjų kristalų molekules sunaikinti, taigi atnaujinti LCD ekraną tam tikru dažniu (dažniausiai 60 Hz), todėl vaizdo įrašas atkūrimo kadrų dažnis Nors tik 23-30 kadrų per sekundę TFT-LCD ekrano atnaujinimo dažnis siekia 60 Hz, LCD valdiklio laikas kontroliuoja vaizdo įrašų kadrų dažnį, LCD tvarkyklės laikas kontroliuoja monitoriaus atnaujinimo dažnį.)
LCD valdiklis kontroliuoja kiekvieną pikselį per skirtingus eilučių ir kolonų signalų derinius. Šis eilės nuskaitymas (HYNC) signalo ciklas yra labai trumpas (iki 40 kHz-100 kHz), todėl ekrane galima parodyti stabilius vaizdus.
LCD valdiklio signalo laikas ir veikimo principas yra tokie:
LCD valdiklį sunku derinti? Išmokyti jus naudoti osciloskopą galima lengvai išspręsti
lVSYNC: rėmo sinchronizavimo signalas, rodantis rėmo nuskaitymo pradžią, rėmelis taip pat yra LCD ekrano vaizdas;
lHSYNC: linijos sinchronizavimo signalas, nurodantis 1 eilutės nuskaitymo pradžią;
lVCLK: pikselių laikrodžio signalas, kiekvienas impulsas užpildomas 1 pikseliu;
lVDEN: duomenų įjungimo signalas. Kai didelis, užpildymo duomenys yra teisingi.
lvd [23: 0]: LCD pikselių duomenų išvesties prievadas.
LlEND: linijos signalo pabaiga;
Pavyzdžiui, naudojant 1024 x 768 pikselių skystųjų kristalų ekraną, visiškas ekrano vaizdo signalo ekranas turi apimti VSYNC ciklą, 768 aktyvius HSYNC ciklus, o kiekviename VDEN aukščiausiame lygyje yra 1024 pikselių laikrodžio signalų. Ekrano problemas galima patikrinti rėmo sinchronizavimo signalu, linijos sinchronizavimo signalo dažniu, darbo ciklu, vėlavimu, HSYNC ciklų, esančių kiekviename VSYNC cikle, skaičiumi ir VDEN ciklų VSCLK ciklų skaičiumi.
Antra, naudokite ZDS4054Plus osciloskopą, kad išspręstumėte LCD ekrano nenormalius pavyzdžius
1, paveikslėlio perdanga, pakartokite
Fenomenas: didelio masto vaizdų perkėlimas, superpozicija ar pasikartojimas LCD ekrane;
Priežastis: Ši situacija paprastai nebus susijusi su sinchronizavimo linijomis ar lauko sinchronizavimo signalo uždelsimu, kuris iš esmės gali pašalinti šį poveikį. Galite patikrinti, ar yra laikas, ar yra tokio laikrodžio dažnio skirtumas.
Sprendimas. Pirmas dalykas, kurį turėtumėte padaryti, kad įvykdytumėte šią situaciją, yra kruopščiai apskaičiuoti DMA perdavimo parametrus ir tiksliai pritaikyti linijos ir lauko signalus.
LCD valdiklį sunku derinti? Išmokyti jus naudoti osciloskopą galima lengvai išspręsti
Kaip parodyta osciloskopo ekrano ekrane, kiekvieno kanalo atitinkami signalai yra VCLK, VSYNC, VHSYNC ir VDEN signalai. Analizės etapai yra tokie:
1) Kadangi visiškas signalo laiko rėmas dažniausiai pasiekia 30 ms ar daugiau, osciloskopas turi koreguoti laiko bazę iki 10 ms / div, o VCLK signalo dažnis paprastai yra iki 48-96 MHz, o mėginių ėmimo dažnis turi būti bent 500 Ms / s, kad būtų galima analizuoti laiką. Normalus osciloskopas šiuo momentu negali užfiksuoti bangos.
2) ZDS4054Plus vis dar gali išlaikyti 1G / s diskretizavimo greitį pagal 10ms / div laiko bazę, ir ji gali visiškai atkurti bangos formą. Naudodamas standartinį kiekvieno kanalo aparatūros dažnio matuoklį, jis gali išanalizuoti, ar kiekvieno signalo dažnis yra nenormalus;
2, vaizdų dislokacija
Simptomai: LCD ekranas pasislenka į horizontalią padėtį arba viršuje arba apačioje yra keletas taškų spalvos, baltos ar juodos juostelės.
Priežastis: Apskritai, ši situacija yra susijusi su rėmo sinchronizavimu ir sinchronizavimo signalais. Jei tai yra įprasta anomalija, tai gali būti, nes inicializavimo parametrai nėra tinkamai nustatyti. Jei per darbo procesą atsiranda sutrikimas, rėmo sinchronizavimo ir linijos sinchronizavimo signalai gauna trukdžių.
Sprendimas: Patikrinkite LCD valdiklio linijos sinchronizavimo ir lauko sinchronizavimo signalo plotį prieš uždelsdami ir po to, kad atitiktumėte poliškumą.
LCD valdiklį sunku derinti? Išmokyti jus naudoti osciloskopą galima lengvai išspręsti
Kaip parodyta osciloskopo ekrano ekrane, kiekvieno kanalo atitinkami signalai yra VCLK, VSYNC, VHSYNC ir VDEN signalai. Analizės etapai yra tokie:
1) Per visą ekraną matavimus ir statistinius duomenis analizuokite kiekvieno signalo teigiamą ir neigiamą impulsų plotį. Jei VSYNC ir VHSYNC impulso plotis turi nenormalias vertes, tai gali būti laikoma ekrano nuokrypiu, kurį sukelia trukdžių signalas;
2) Jei impulsų plotis yra normalus, ciklų skaičius gali būti statistiškai apskaičiuojamas intervaliniu matavimu, o kiekvieno dydžio ciklo signalus galima tiesiogiai analizuoti, siekiant patikrinti laiko parametrus;
3) Analizuokite kiekvieno laiko sinchronizavimo signalo delsą priartinimo režimu ir žymeklio matavimu.
